ภาควิชาวิศวกรรมคอมพิวเตอร์

คณะวิศวกรรมศาสตร์

Experiment Adv DSD-01: Introduction to CAD Tool & VHDL

วัตถุประสงค์: เพื่อเรียนรู้การใช้งานซอฟแวร์ช่วยในการออกแบบวงจรดิจิตอล และการออกแบบวงจรด้วย ภาษา VHDL

บทนำ

การออกแบบวงจรดิจิตอลโดยใช้ FPGA สามารถทำได้หลายวิธี ได้แก่ วีธีวาดผังวงจร (Schematic) เขียนบรรยายการทำงานวงจรด้วยภาษา HDL (Hardware Description Language) หรือ การเขียนแผนภูมิสถานะ (State diagram)

การออกแบบด้วยวิธีวาดผังวงจรจะเหมาะสำหรับผู้ที่เริ่มต้นเรียนรู้การออกแบบวงจรดิจิตอล ซึ่ง สามารถออกแบบวงจรได้ทันทีโดยไม่จำเป็นต้องศึกษาภาษาระดับสูงแต่อย่างใด แต่การออกแบบด้วยวิธี วาดผังวงจรนั้นไม่เหมาะกับการออกแบบวงจรดิจิตอลขนาดใหญ่ เนื่องจากใช้เวลาในการออกแบบ ค่อนข้างมากและการตรวจสอบข้อผิดพลาดเป็นไปได้ยากทำให้การออกแบบเกิดความล่าช้า การออกแบบ วงจรด้วยภาษา HDL ซึ่งเป็นภาษาระดับสูง จึงเป็นการทุ่นเวลาให้รวดเร็วยิ่งขึ้นและง่ายต่อการตรวจสอบ ข้อผิดพลาด ภาษา HDL ที่นิยมใช้ในการออกแบบได้แก่ ภาษา Verilog และ VHDL เป็นต้น

CAD Tool

Computer-Aided Design (CAD) Tool คือเครื่องมือที่ช่วยในการออกแบบให้สะดวกสบายขึ้น สาขาที่มีการใช้ซอฟต์แวร์ประเภทมาก คือ การออกแบบทางวิศวกรรม เช่น การออกแบบสิ่งก่อสร้าง การ ออกแบบถนน การออกแบบเครื่องจักรกล รวมถึงการออกแบบงานทางไฟฟ้า

ISE WebPACK เป็นซอฟต์แวร์ประเภท CAD ที่ใช้ในงานออกแบบวงจรดิจิตอล ตั้งแต่การ Design, Testing จนถึงการ Debugging ซึ่งสามารถออกแบบได้ทั้งวิธีการวาดผังวงจร การออกแบบด้วย ภาษา HDL และการออกแบบด้วย State diagram โดยในการทดสอบวงจรทำได้ในลักษณะของการ Simulate Timing Diagram ได้

VHDL

VHDL (VHSIC Hardware Description Language, VHSIC=Very High Speed Integrated Circuit) เป็นภาษาระดับสูงที่ใช้ในการออกแบบระบบและวงจรดิจิตอล โดยมีรูปแบบคล้ายกับภาษา ปาสคาล เป็นภาษาที่สามารถปรบเปลี่ยนโครงสร้างให้เข้ากับระบบฮาร์ดแวร์ได้ สามารถออกแบบวงจรใน ระดับต่างๆได้หลายระดับ โดยที่การออกแบบระบบจะอยู่ในรูปแบบของฟังก์ชันเท่านั้น การเปลี่ยนแปลง แก้ไขวงจรหรือนำกลับมาใช้ใหม่จึงทำได้ง่าย มีซอฟแวร์ช่วยในการตรวจสอบความถูกต้องของวงจรที่ ออกแบบ (Verification) โดยการจำลองการทำงาน (Simulation) จึงไม่จำเป็นต้องทดสอบกับวงจรจริงและ สามารถดูผลลัพธ์ของวงจรที่ออกแบบได้

VHDL พื้นฐาน

องค์ประกอบของภาษา VHDL มีหน่วยการออกแบบ (Design Unit) หลักๆ ได้แก่

- Entities
- Architecture
- Package (จะอธิบายในการทดลองครั้งถัดไป)
- Configuration (จะอธิบายในการทดลองครั้งถัดไป)

Entity คือส่วนที่เป็น Interface ที่บอกรายละเอียดอินพุต/เอาต์พุตพอร์ตของระบบดิจิตอลที่ ออกแบบว่ามีการเชื่อมต่อกับวงจรภายนอกอย่างไรบ้าง

Architecture คือส่วนที่เป็น Body เป็นหน่วยออกแบบที่อธิบายฟังก์ชันการทำงานของระบบ ดิจิตอลที่ออกแบบ

โดยทั่วๆไปวงจรที่ออกแบบด้วย VHDL จะประกอบด้วยหน่วยการออกแบบพื้นฐานอย่างน้อย 2 หน่วย คือ Entity declaration และ Architecture body



รูปที่ 1.1 ตัวอย่างการเขียน VHDL พื้นฐาน

วงจรต่อไปนี้ ดังรูปที่ 1.2 เป็นตัวอย่างของการออกแบบด้วยภาษา VHDL ซึ่งเป็นวงจร Half-Adder หากมองภาพรวมของวงจรจะเป็นดังรูปที่ 1.2(a) ซึ่งมีส่วนประกอบของอินพุต/เอาต์พุตและลักษณะการ ทำงานของวงจร ส่วนของ Entity จะเป็นดังรูปที่ 1.2(b) ซึ่งจะบอกเฉพาะส่วนของอินพุต/เอาต์พุตที่ติดต่อ กับภายนอก และรูปที่ 1.2(c) จะเป็นส่วน Architecture ที่อธิบายภายในของ Half-Adder ว่าทำงาน อย่างไร



รูปที่ 1.2 วงจร Half-Adder

(a) วงจรโดยรวมของ Half-Adder

(b) ลักษณะ Entity ของ Half-Adder

(c) ลักษณะ Architecture ของ Half-Adder

เมื่อนำวงจร Half-Adder มาเขียนด้วย VHDL จะได้ดังรูปที่ 1.3 จะเห็นว่า ภายใน entity จะมีการ ประกาศพอร์ต ว่าจุดใดบ้างเป็นอินพุต จุดใดบ้างเป็นเอาท์พุต ส่วน architecture จะอธิบายว่าภายใน Half-Adder ทำงานอย่างไรบ้าง

ENTITY half_a	adder IS	
PORT (a :	IN BIT;
]	b :	IN BIT;
:	sum :	OUT BIT;
	carry :	OUT BIT;);
END half_add	er;	
ARCHITECTURE BEGIN	rtl OF ha	alf_adder IS
sum	<= a XOR	b;
carry	<= a AND	b;
END rtl;		

รูปที่ 1.3 วงจร Half-Adder ที่เขียนด้วยภาษา VHDL

ภายใน Architecture ทุกคำสั่งที่อยู่ภายใน ตั้งแต่ begin จนถึง end จะทำงานแบบ Concurrent นั่นคือทุก คำสั่งที่อยู่ภายในจะทำงานพร้อมกัน เมื่อเขียนโปรแกรมด้วยคำสั่ง ดังนี้



รูปที่ 1.4 วงจรแบบ Concurrent

(a) การเขียนแบบ Concurrent

(b) วงจรที่ได้จากการเขียนแบบ Concurrent

้วงจรที่ได้จะเป็นดังรูปที่ 1.3 ซึ่งเห็นได้ว่าวงจรแบบนี้ไม่สามารถบอกได้ว่า เกตที่ติดกับเอาท์พุต Z คือเกตใด จึงทำให้การทำงานผิดพลาดขึ้นได้

ดังนั้น จึงต้องมีการกำหนดให้ทำงานแบบ Sequential ด้วยคำสั่ง Process ซึ่งจะทำให้ส่วนของโปรแกรม นั้นทำงานเป็นลำดับทีละบรรทัด ดังรูปที่ 1.5

```
ARCHITECTURE rtl OF seq IS

BEGIN

p1: PROCESS(a, b, c, d, z)

BEGIN

z <= a and b;

z <= c and d;

END p1;

END rtl;

(a)

(b)

c (b)
```

รูปที่ 1.5 วงจรแบบ Sequential

(a) การเขียนแบบ Sequential

(b) วงจรที่ได้จากการเขียนแบบ Sequential

คำสั่งที่อยู่ใน Process จะทำงานเป็นลำดับทีละบรรทัด ทำให้ทราบได้ว่าวงจรที่เขียนขึ้นเป็นเช่นไร การ ทำงานแบบ Sequential จำเป็นสำหรับการทำงานจำพวก Condition เช่น If, When, Case เป็นต้น ซึ่ง คำสั่งเหล่านี้ไม่สามารถทำงานได้ เมื่ออยู่ในสภาวะการทำงานแบบ Concurrent ได้

ใน architecture สามารถใช้ process ได้มากกว่าหนึ่งครั้ง

การทดลอง

วงจร Half-Adder

- 1. ออกแบบวงจรในรูปที่ 1.1 ด้วย ISE WebPACK เริ่มที่เมนู Start → Programs → Xilinx ISE 8.1i
 → Project Navigator หรือ ดับเบิลคลิ๊กที่ _{Xilinx ISE 8.1i} จะได้หน้าต่างโปรแกรม Xilinx-ISE
- สร้าง Project โดยเลือกเมนู File → New Project ที่หน้าต่าง New Project Wizard Create New Project ให้ป้อนชื่อ Project ที่ช่อง Project Name ว่า HALF_ADDER และที่ช่อง Top-Level Source Type เป็นรูปแบบ HDL จากนั้นคลิ๊ก Next ไปที่หน้าต่าง New Project Wizard Device Properties ตั้งค่าของ Synthesis Tool และ Simulator เป็น XST และ ISE Simulator แล้วคลิ๊ก Next

< < <
~
~
~
~
~
~

 ที่หน้าต่าง New Project Wizard – Create New Source จุดนี้เป็นการเพิ่มซิ้นงานใน Project ให้เลือก New Source... เลือกรูปแบบ Source เป็น VHDL module ซึ่งเป็นรูปแบบไฟล์สร้างผังวงจรและตั้งชื่อ ไฟล์ว่า HALF_ADDER จากนั้น คลิ๊ก Next และ Finish จะพบว่ามี Source ที่สร้างไว้แล้ว ให้คลิ๊ก Next เพื่อไปที่หน้าต่างต่อไป



 หน้าต่าง New Source Wizard – Define Module เป็นส่วนที่ใช้กำหนดอินพุต/เอาท์พุตใน Entity ให้ ประกาศ ดังนี้

Port Name	Direction
а	in
b	in
sum	out
carry	out

หลังจากนั้นให้กด Next และ Finish ตามลำดับ

5. หน้าต่าง New Project Wizard – Add Existing Sources เป็นส่วนที่ใช้เพิ่ม Source ที่มีอยู่แล้ว ใช้ ประโยชน์เมื่อวงจรที่ต้องการออกแบบมีส่วนที่ได้ทำไว้แล้ว สามารถที่จะเอาส่วนนั้นๆมาใช้ได้โดยไม่ จำเป็นต้องสร้างขึ้นใหม่ ในส่วนนี้ให้คลิ๊ก Next ไปที่หน้าต่าง New Project Wizard – Project Summary แล้วกด Finish

📧 New	Project Wizard - Add Existing Sources		_ 🗆 🗙
-Add E	xisting Sources		
	Source File	Copy to Proje	t Add Source
1			<u>R</u> emove
Adding Source'	existing sources is optional. Additional sources can be or "Project->Add Copy of Source" commands.	added after the project is created us	ing the "Project->Add
More	Info	< <u>B</u> ack <u>N</u> ext >	<u>C</u> ancel

 หลังจากนั้นจะพบหน้าต่างของโปรแกรมภาษา VHDL ซึ่ง Xilinx สร้างขึ้นมาให้ ให้ทำการเพิ่มการ อธิบายการทำงานของ Half-Adder ในส่วน Architecture ด้วย

> SUM <= A xor B; CARRY <= A and B;

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity HALF_ADDER is
    Port ( A : in STD_LOGIC;
        B : in STD_LOGIC;
        SUM : out STD_LOGIC;
        CARRY : out STD_LOGIC;;
end HALF_ADDER;
architecture Behavioral of HALF_ADDER is
begin
    SUM <= A xor B;
    CARRY <= A and B;
end Behavioral;
```

จากนั้นให้ทำการบันทึก

หมายเหตุ ทุกครั้งที่มีการเปลี่ยนแปลงแก้ไขโปรแกรม ให้ทำการบันทึกก่อนที่จะทำงานต่อไป

7. สร้าง Test Bench WaveForm สำหรับจำลองการทำงาน โดยไปที่เมนู Project → New Source... ตั้งชื่อไฟล์ว่า Half_Adder_tbw เลือกรูปแบบเป็น Test Bench WaveForm แล้วคลิ๊ก Next ไปที่ หน้าต่าง New Source Wizard – Associate Source แล้วเลือกวงจรที่ต้องการจำลองการทำงาน ใน ที่นี้คือ Half_Adder คลิ๊ก Next และ Finish ตามลำดับ จะปรากฏหน้าต่าง Initial Timing and Clock Wizard – Initialize Timing สำหรับการตั้งค่ารูปแบบการพิจารณาสัญญาณ ตั้งค่า Clock Information เป็น Combinatorial (or internal clock) เปลี่ยนช่วงเวลาในการ Check Outputs ใน Combinatorial Timing Information เป็น 1 ns และเปลี่ยนเวลาในการจำลองการทำงาน Initial Length of Test Bench เป็น 250 ns แล้วกด Finish จะได้ Timing Diagram ที่ใช้ในการจำลองการทำงาน

Initial Timing and Clock Wizard - Initia	lize Timing
Assign C Inputs O Wait To Check	heck Assign utputs Inputs Wait To Assign
Clock Timing Information	Clock Information
Inputs are assigned at "Input Setup Time" and outputs are checked at "Dutput Valid Delay"	O Single Clock A
Rising Edge Falling Edge	O Multiple Clocks
O Dual Edge (DDR or DET)	 Combinatorial (or internal clock)
Clock High Time 100 ns	Combinatorial Timing Information
Clock Low Time 100 ns	Inputs are assigned, outputs are decoded then checked. A delay between inputs and outputs avoids
Input Setup Time 15	assignment/checking.conflicts.
Output Valid Delay 15 ns	Check Uutputs 1 ns After Inputs are Assigned
Ulfset U ns	Assign inputs ou ns After Outputs are Checked
Global Signals	Initial Length of Test Bench: 250 ns
High for Initial: 100 ns	Time Scale: ns Add Asynchronous Signal Support
More Info	< Back Einish Cancel

End Time: 250 ns		1 ns	I	5: I	2 ns	I	10)3 ns	I	15- I	4ns	I	:	205 ns
A R	0													
рл в	0													
λη sum	0													
CARRY 🕄	0													

8. ปรับแต่งสัญญาณ Input ของวงจรเพื่อใช้ในการทดสอบ

9. จำลองการทำงานของวงจรด้วย ISE Simulator จาก Test Bench WaveForm โดยไปที่หน้าต่าง Sources เปลี่ยนรูปแบบเป็น Behavioral Simulation จากนั้นคลิ๊กที่ไฟล์ Half_Adder_tbw เพื่อเลือก สัญญาณที่จะจำลองการทำงาน แล้วไปที่หน้าต่าง Processes ที่แท็บ Processes คลิ๊กขวาที่ Xilinx ISE Simulator → Generate Expected Simulation Results คลิ๊ก Run เพื่อเริ่มทำการจำลองการ ทำงาน



- เมื่อทำการวิเคราะห์เสร็จ จะมีไดอะล็อก Test Bench WaveForm Editor ถามเพื่อจะแสดงผล ให้ตอบ
 Yes และไดอะล็อก Expected Results ถามถึงการแสดงผลความแตกต่างจากผลการจำลองการ
 ทำงานเดิม ให้ตอบ Yes จะได้สัญญาณที่เกิดจากการจำลองการทำงานเกิดขึ้น
- 11. พิจารณาสัญญาณที่เกิดจากการจำลองการทำงานและบันทึกผล
- 12. ศึกษาโปรแกรม Half-Adder ที่เขียนด้วย VHDL และอธิบายส่วนของโปรแกรม

ศึกษาและเปรียบเทียบการทำงานแบบ Sequential

- 1. ออกแบบโปรแกรมจากรูปที่ 1.3 และ 1.4
- 2. จำลองการทำงานของวงจรและเปรียบเทียบผลลัพธ์ที่ได้
- 3. ศึกษาและอธิบายส่วนของโปรแกรมที่เขียนขึ้น

วงจร 4-bit Multiplexer

1. ออกแบบโปรแกรมวงจร 4-bit Multiplexer แบบให้มีการทำงานแบบ Sequential



- 2. จำลองการทำงานของวงจรและเปรียบเทียบผลลัพธ์ที่ได้
- 3. ศึกษาและอธิบายส่วนของโปรแกรมที่เขียนขึ้น

วงจร 4-bit Full-Adder

 ออกแบบ วงจร 4-bit Full-Adder ด้วยภาษา VHDL โดยในขั้นตอน Define Module ที่เป็นการตั้งค่า ภายใน Entity ให้ตั้งค่าอินพุตและเอาท์พุต ดังรูป

Entity Name Ful	L_Adder						
Architecture Name Bel	havioral						
Port Name	Direction		Bus	MSB		LSB	
4	in	~	\checkmark		3		0
В	in	~	\checkmark		3		0
SUM	out	~			3		0
CARRY_IN	in	~					
CARRY_OUT	out	~					
	in	~					
	in	~					
	in	~					
	in	~					
	in	~					

- *หมายเหตุ:* ในวงจรนี้ต้องใช้คำสั่งในการแปลงค่า std_logic_vector เป็น integer เพื่อใช้ในการ คำนวนและ integer เป็น std_logic_vector เพื่อใช้ในการแสดงผล ให้ทำการค้นหาคำสั่งที่ จะต้องใช้ใน Language Templates โดยไปที่เมนูบาร์ Edit -> Language Templates...
- 2. จำลองการทำงานของวงจรและบันทึกผล
- 3. ศึกษาและอธิบายส่วนของโปรแกรมที่เขียนขึ้น